# Patents Index (CTPI) in English

Boolean Search | Patent Number Search | Field search

## 478252 -- Patent Information

Published Serial No.	478252				
Title	Multi-scale programmable array				
Patent type	В				
Date of Grant	2002/3/1				
Application Number	089128333				
Filing Date	2000/12/29				
IPC	H03K19/177 & G06F7/48				
Inventor	RUPP, CHARLE R.(US)				
Priority	Country	Country Application Number US19990475400			Priority Date
					1999/12/30
Applicant	Name Country Individual/Company				
	ADAPTIVE SILICON		US	Company	
					Sompany
2	array (MSA) to be used in the design of complex digital systems allows digital logic to be programmed using both small-scale blocks (also called gate level blocks) as well as medium scale blocks (also called register transfer level or FTL blocks). The MSA concept is based on a bit sliceable arithmetic logic unit (ALU). Each bit-slice may be programmed to perform a basic Boolean logic operation or may be programmed to contribute to higher-level functions that are further programmed by an ALU controller circuit. The ALU controller level in this new approach also allows the primitive logic operations computed at the bit-slice level to be combined to perform complex random logic operations. The data shifting capability of this new programmable logic architecture reduces the complexity of the programmable routing needed to implement shift operations including multiplier arrays. The new array also allows logic variables under program or each ALU. This technique is called configuration overlay and simplifies the programming of complex arithmetic and random logic functions.				

## R. O. C LETTERS PATENT

INVENTION PATENT NO.: 152355

TITLE OF THE INVENTION: "MULTI-SCALE PROGRAMMABLE ARRAY"

PATENTEE(S): ADAPTIVE SILICON, INC.

INVENTOR(S):

I. Charle' R. Rupp

DURATION TERM: FROM March 1, 2002 TO December 28, 2020

The Patentee(s) has/have hereby obtained the patent right to the above INVENTION patent according to the Patent Law.

COMMISSIONER OF INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS Sealed by
REPUBLIC OF CHINA


Ming-Bang Chen Director

Dated this 10th day of July, 2002

(Note: the remaining annuities will become due for payment on February 28, 2003 and annually thereafter.)

Importance: As a courtesy service to our associates and clients, deadlines are controlled and reminders will be sent annually. However, this firm refrains from assuming any responsibility for missing calendar-related reminders, which occurs inadvertently, and requests that the control system for deadlines be maintained at your end as well.





發明第 一五二三五五 號

發明名稱:多規模可規劃陣列

專利權人:適應矽公司

發明 人:查勒R·盧伯

專利權期間:自中華民國 九十一年 三 月 7 日 至 -0九年 十二 月二十八日止

上開發明業經專利權人依專利法之規定取得專利權

經濟部智慧財產局

局長陳明邦

中華民國







[11]公告編號: 478252

[44]中華民國 91年 (2002) 03月 01日 参明

[51] Int.Cl 07: H03K19/177

G06F7/48

陳文郎 先生

[54]名 稱: 多規模可規劃陣列

[21]申請案號: 089128333 [30]優先權: [31]09/475,400 [22]申請日期:中華民國 89年 (2000) 12月29日 [32]1999/12/30 [33]美國

[32]1999/12/30 [33]夫[

[72]發明人: 查勒 R. 盧伯 [71]申請人:

美國

適應砂公司 [74]代理人: 催軼群 先生

## [57]申請專利範圍:

- 1.一種可規劃邏輯裝置,包含:
- 2.依據申請專利範圍第1項的可規劃邏輯 裝置,其中該等第一和第二模式採由 一接收算術模式效能信號來界定,該 算衛邏輯電路可操作來從該接收算術 15. 模式效能信號決定該鄉界定權式。
- 3.依據申請專利範圖第1項的可規劃邏輯 裝置,其中該算術邏輯電路更響應於 該等輸入邏輯值、該功能向量及一進 位輸入來提供一進位輸出。

4.依據申請專利範圍第1項的可規劃邏輯 裝置,其中該算術組合係一加法、一 減法、一增量、及一減量運算中之一 個。

2

- 5.依據申請專利範圍第3項的可規劃邏輯 裝置,其中該算衡組合係一加法、一 減法、一增量、及一減量運算中之一 個。
  - 6.依據申請專利範國第1項的可規劃邏輯 裝置,其中該運輸組合係一個 NOR、 一個 XOR、一個NAND、一個AND、 一個 XNOR、及一個 OR 運算中之一 個。
- 7.依據申請專利範圍第1項的可規劃邏輯 裝置,其中該功能胞元可操作來接收 來自一組態記憶體的該功能向量。
  - 8.依據申請專利範圍第1項的可規劃邏輯 裝置,其中該功能胞元可操作來接收 來自多個動態組態信號的該功能向 魯。
- 20. 量。

10.

《用來資產業3**數**等項 一個的要集万塊之一

- 謝裝置,包含:
- 死,其響應於一或更多輸入 及一功能向量來提供一結果選 層、該功能胞元可操作來接收來自 超應記憶體和來自多個動態組態信 號顯著的該功能向量。
- 10.依據申請專利範圍第9項的可規劃選 輯裝置、其中該功能飽元包括可操作 來響應於一經接收功能整置致能信號 而選擇性地接收該功能向量的一功能 選擇方塊。
- 11.依據申請專利範圍第10項的可規劃選 輯裝置,其中該功能選擇方塊更可操 作來根據一經數數數選擇信號而選 擇性地接收來自多個所儲存功能向量 中之該功能向量。
- 12.依據申請專利範圍第10項的可規劃運 輯裝置,其更包含稱合至該功能能配元 的一控制器方塊。該控制器方塊可操 作來接收來自一泛在互連體的該等動 20. 態組態信號、且把該等動態組態信號 和該功能量置信號提供至該功能能 元。
- 14.一種可規劃廻榻裝置,包含: 多個功能胞元,其醫應於一或更多輸 入邏輯值及一如能向量來提供結果選 輯值,該等功能胞元可操作來接收來 自一組態記憶體和一動態功能向量的
- 多個個別經儲存功能向量;及 一控制器方塊、其耦合至該等功能胞 40.

- 元,且可操作來接收多個動態組態信 號和把該動態功能向量共同提供到該 等功能胞元。
- 15.依隸申請專列範國第14項的可規劃運 4. 輔裝置,其中該等功能能元對應於在 一多位元選算中的關別位元位置,該 動態功能向量使該等多個功能能元實 施在該多位元運算中的個別位元式運 查。
- 10. 16.依據申請專利範圍第15項的可規劃選 輯裝置,其中該等功能胞元更響應於 該等輸入選輔值、該功能向量及一進 位輸入來提供一進位輸出。
- 17.依據申請專利範圍第15項的可規劃運 15. 輯裝置,其中該多位元運算係一加 法、一減法、一增量、及一減量運算 中之一個。
  - 18.依録申請専利範囲第16項的可規劃選 輯裝置,其中該多位元運算係一加 法、一減法、一増量、及一減量運算 中ウー個。
  - 19.依線申請專利範國第15項的可規劃邏 輯裝置,其中該多位元運算係一個 NOR、一個XOR、一個NAND、一個 AND、一個XNOR、及一個OR運算
- 中之一個。 20.一種可規劃邏輯裝置,包含:
  - 多個功能胞元,其各響應於一或更多 輸入邏輯值及一功能向量來提供一個 別結果選輯值;及
  - 一控制器方塊, 其耦合至該等功能胞 元且可操作來接收該等個別結果邏輯 值和把它們邏輯地組合來產生一經擴 展凝輯值。
- 35. 21.依據申請專利範圍第20項的可規劃運 相裝置,其中該控制器方塊更接收來 自另外多個功能點元的另一經據展邏 輔值,且可操作來把該另一經擴展邏 輯值與該等個別結果灌饋值組合以產
  - 生該經擴展邏輯值。

25.

30.

22. 依據申請專利範圍第20項的可規劃運 輯裝置,其中該等功能胞元包括一移 位和連結方塊,該移位和連結方塊可 操作來選擇式地使該等功能能元中之 一相關聯者輸出該相關聯功能胞元之

該個別結果邏輯值、或輸出一相鄰功

能胞元之該個別結果選輯值。 23.一種可規劃選輯裝置,包含: 多個養集方塊,經由一泛在互連體來 連通,該等賽集方塊包括:

24.一種可規劃邏輯裝置,包含: 多個叢集方塊,經由一泛在互連體來 連通,該等叢集方塊包括:

多個功能附元,其響應於一或更多輸入 類價值及一功能向量來提供結果運 價值,該等功能的元可操作來接收來 自一組線記憶體和一動態功能向量的 個別經婚存功能向量;及

一控制器方塊,耦合於該等功能胞元,且可操作來接收多個動態組態信號和用來響應地把該動態功能向量共同提供至該等功能能元。

圖式簡單說明:

第1圖說明使用在一傳統可規劃選 輯裝置中的可規劃選輯元件;

第3 關說明依據本發明之原理的 多規模可規劃邏輯陣列(MSA);

第4圖說明可使用來實施第3圖中說 明的叢集方塊中之一個的叢集方塊之一

例; 第5圖說明可使用來實施第4圖中之

10. AC 方塊的一 ALU 控制器之例子; 第6 圖說明可使用來實施第5 圖中之 算術模式控制方塊的一算術模式控制器 之例子;

第7圖說明可使用來實施第4圖中說 15. 明之功能胞元的一可規劃功能胞元之例

子; 第8圖說明可使用來實施第7圖中說

明之功能選擇方塊的一功能選擇方塊之 例子:

20. 第9圖更詳細說明第7圖中的ALU 電路之例子;

> 第10 圖說明根據發明之一層面操作 在"通用 ALU 模式"中的一數集方塊; 第11 圖說明根據發明之一層面的數 集方塊運算之"靜態算術模式";

25. 集方塊運算之"靜態算術模式"; 第12 圖說明根據發明之此例的發集 方塊運算之"開層次模式";

第 13 圖說明依據發明之另一實施例 可使用來實施第 4 圖中說明之功能驗元

可使用來實施第4圖中說明之功能腕元 30. 的一可規劃功能腕元之替換例子;


> 第14圖說明依據發明之另一實施例 可使用來實施第13圖中說明之功能選擇 方塊的一功能選擇方塊之替換例子;

第 15 圖說明根據發明之另一層面的 35. 發集方塊運算之"靜態算術模式";


第 16 圖說明根據發明之另一例的叢 集方塊運算之"嗣曆次模式";


第17 圖說明根據發明之另一實施例 可實施第4 圖中說明之功能胞元的一功 40. 能胞元之進一步替換例子; . 國說明可實施第17圈中說明之 . 連結方塊的一移位和連結方塊: 第19 圖說明根據發明之另一實施例 / 實施第 4 圖中的 AC 方塊之一 AC 方塊 的替換例子;

第20圖說明可實施第19圖中說明之 算術模式控制方塊的一替換算術模式控 制方塊; 第21 圖說明可實施第19 國中說明之 移位控制方塊的一移位控制方塊: 第22 圖說明依據本證明之另一實施 質的蒙集方塊運算之"擴展的邏輯模 式":及 第23 圖說明依據本證明之另一實施 例的競集方塊運算之"連結的胞元模 式"。




第1圖







第3圖












**-** 4570 -




第8圖




第10圖





第11圖






- 4573 -







第18圖




第19圖






第21圖

- 4576 -



第 23 圖



第22圖